論文提出的全頻域卷積神經(jīng)網(wǎng)絡(luò)的硬件加速系統(tǒng)

（供稿 物電院）近日，物理與電子科學(xué)學(xué)院特聘教授劉雙龍為第一作者的論文“Accelerating Fully Spectral CNNs with Adaptive Activation Functions on FPGA”在第24屆歐洲設(shè)計(jì)自動化與測試會議(Design, Automation and Test in Europe, DATE 2021)上發(fā)表，并作會議口頭報告（regular presentation）。

歐洲設(shè)計(jì)自動化與測試會議（DATE）會議與國際設(shè)計(jì)自動化會議（DAC）被公認(rèn)為電子設(shè)計(jì)自動化領(lǐng)域（EDA）水平最高的兩個國際會議，也是全球電子設(shè)計(jì)與測試領(lǐng)域著名企業(yè)展覽與專家交流的高水平會議。原定法國巴黎舉辦的DATE 2021會議改為線上舉行，此次會議共收到來自于全世界33個國家和地區(qū)的2600名作者的766篇投稿論文，其中183篇論文被接收為報告論文（regular presentation），接受率為24%。

針對人工智能算法尤其是深度卷積神經(jīng)網(wǎng)絡(luò)的計(jì)算力問題，該論文提出了一種基于傅里葉變換的頻域卷積神經(jīng)網(wǎng)絡(luò)的算法設(shè)計(jì)和優(yōu)化方法，并設(shè)計(jì)了面向可編程邏輯器件（FPGA）的高能效硬件架構(gòu)用于加速提出的算法。該論文提出的設(shè)計(jì)方法在多個圖像數(shù)據(jù)集上得到驗(yàn)證，實(shí)驗(yàn)結(jié)果證實(shí)其具有與傳統(tǒng)卷積神經(jīng)網(wǎng)絡(luò)相媲美的識別準(zhǔn)確性，并且在論文設(shè)計(jì)的硬件加速器上獲得了高達(dá)4倍到10倍的速度提升，為人工智能算法在面向邊緣計(jì)算時的計(jì)算力需求提出了新的解決途徑。

我校是該論文的第一署名單位，教授劉雙龍為第一作者，合作單位為英國帝國理工學(xué)院。該項(xiàng)研究成果得到國家自然科學(xué)基金青年科學(xué)基金項(xiàng)目的資助。

會議與論文鏈接：https://www.date-conference.com/programme/session/11.4

編輯：張凌暄

責(zé)編：馬鐵泉

審核：蔡頌